Signal integrity og power integrity: Sådan undgår du de 5 mest almindelige problemer

Elektronikken bliver hurtigere, mere energieffektiv og mindre for hver produktgeneration. Det er godt for produktet, men det gør signal integrity og power integrity (SI/PI) til et emne, ingen udviklingsafdeling kan springe over. Et PCB, der fungerede fint ved lavere hastigheder, kan pludselig vise lukkede øjediagrammer, ustabile forsyninger eller EMC-problemer, når den næste revision skal lidt hurtigere.

Teorien bag de typiske faldgruber er velkendt. Udfordringen er at finde dem tidligt nok – mens de stadig kan rettes i layoutet, og ikke først når prototypen ligger på bordet. Det handler især om fem områder:

• Karakteristisk impedans og reflektioner
• IR drop og forsyningsstabilitet
• Coupling og crosstalk
• Return paths
• Loop inductance for decoupling capacitors

Herunder gennemgår vi, hvad der typisk går galt inden for hvert område, og hvordan du optimerer dit design – med og uden simulering.

Impedans og reflektioner

Mange interfaces stiller krav til en bestemt karakteristisk impedans på deres traces. Rammer impedansen ved siden af, eller er en trace dårligt udformet, forringes signal integrity: over- og undershoot lukker øjediagrammet, og marginerne forsvinder.

Impedansen for en trace bestemmes af stackup-geometri og materialer:

• Materialeegenskaber (dielektrisk konstant, Dk)
• Trace-geometri (bredde og kobbertykkelse)
• Dielektrisk tykkelse (afstanden mellem trace og dens referenceplan)
• Transmissionslinjens topologi (f.eks. microstrip, stripline eller embedded microstrip med loddemaske)

Typiske årsager til impedansfejl

• Ændret stackup efter påbegyndt routing. Er trace-bredden valgt ud fra én stackup, og ændrer PCB-producenten lagtykkelser eller materialer bagefter, rammer impedansen ikke længere målet.
• Unøjagtige impedansberegninger. Gennemgå altid producentens stackup-dokumentation, og dobbelttjek impedanstabellen.
• Forkert afstand i differential pairs. Forveksles center-til-center-afstand med kant-til-kant-afstand, rammer differentialimpedansen forkert.
• Kobbertykkelse eller loddemaske udeladt. Beregninger, der ikke tager højde for trace-tykkelse eller loddemaske, giver afvigelser.

Sådan optimerer du dit design

• Arbejd tæt sammen med din PCB-producent, og brug altid en field solver til at beregne trace-bredder.
• Sørg for, at trace-bredde og afstand er defineret som regler i Constraint Manager, så der routes efter dem fra start.
• Vær opmærksom på huller og split i tilstødende planer, så traces altid routes over et sammenhængende referenceplan.
• Justér stackup’en, hvis du ikke kan opnå en rimelig trace-bredde. Et højt lagantal giver ofte tynde lag, og jo tyndere dielektrikum, desto smallere skal traces være for at ramme den ønskede impedans.

I OrCAD X Professional og Allegro X kan du køre in-design impedansanalyse direkte i layoutet. Resultatet vises som farvekodning på traces, så du hurtigt ser, hvor impedansen ikke er som forventet.

Billedet viser baner i et DDR4-interface med farvekodning for impedans. Det røde område markerer store impedans-mismatch i forhold til designspecifikationen, forårsaget af en udskæring i referencelaget.

IR drop og stabilitet

IR drop er spændingsfaldet langs en leder, når der løber jævnstrøm (DC) gennem den. Faldet skyldes lederens modstand og giver en spændingsforskel mellem forsyningen og komponenterne. Bliver faldet større end forventet, kan aktive komponenter opleve en forsyningsspænding under deres minimumsgrænse – og dermed blive ustabile. Samtidig reduceres den margin, der er tilbage til AC-ripple.

Typiske årsager til for stort IR drop

• For tynde kobberlag i stackup’en, for smalle traces eller for små kobberarealer på forsyningsnet.
• For få eller forkert placerede vias.
• Høje strømme, der øger kobbertemperaturen – og dermed modstanden og spændingsfaldet yderligere.
• Seriekomponenter som spoler, ferrite beads og sense-modstande.
• Forkert placeret sense-punkt for feedback, så reguleringen ikke kompenserer for spændingsfaldet i layoutet.

Sådan optimerer du dit design

• Brug om muligt tykkere kobber på forsyningsplaner – men husk, at det påvirker minimumsværdier for trace-bredde, clearance, annular ring osv.
• Udnyt arealet på PCB’et, og brug så brede planer og traces som muligt. Større tværsnit giver lavere modstand.
• Minimér afstanden mellem forsyning (VRM) og belastning (sink).
• Bevar så meget kobber som muligt ved at holde via-antipads små – inden for producentens grænser for boring og kobberafstand.
• Dobbelttjek, at der er vias nok ved alle lagskift på forsyningsnet. Ekstra plating i vias kan også reducere modstanden.

Med Sigrity X Aurora kan du simulere IR drop direkte fra layoutet og se resultatet som farvekodning: hvor stort faldet reelt er, hvor det opstår, og i hvilke strukturer. Skal temperaturen med i beregningen, er Celsius PowerDC bygget til elektrotermisk analyse. I en simulering er det samtidig langt nemmere at afprøve alternative materialer i stackup’en end at bestille et nyt PCB.

Her er et eksempel på et resultat fra en IR Drop-analyse. Billedet viser DC-spændingstab over forsyningsplanet til en IC. Andre visninger kan vise strømtæthed eller strøm i hver via.

Coupling og crosstalk

Crosstalk er støj på et signal (victim), forårsaget af et andet signal (aggressor) gennem elektrisk og magnetisk coupling mellem dem. I værste fald ser modtageren en for høj eller for lav spænding og fortolker signalet forkert. Målet i designet er at holde coupling mellem traces så lav som muligt.

Typiske årsager til crosstalk

• For lille afstand mellem traces og dermed høj coupling.
• For stor afstand til referencelaget (tykke laminater), så traces kobler mere til hinanden end til deres referenceplan.
• Hurtige rise- og fall-tider, da den inducerede spænding afhænger af dem.
• Ikke-ideelle return paths.
• Signallag, der ligger direkte op ad hinanden, så traces routet oven på hinanden kobler.

Sådan optimerer du dit design

• Definér clearance-regler mellem traces så tidligt i forløbet som muligt – gerne baseret på en crosstalk-simulering.
• Brug så tynde laminater som muligt mellem signal- og referencelag. Husk, at det påvirker trace-bredden for impedansstyrede traces.
• Har du to tilstødende signallag, så route ortogonalt på hinanden.
• Kan de aktive kredse konfigureres til langsommere rise- og fall-tider, hjælper det også.

In-design coupling-analysen i OrCAD X Professional og Allegro X beregner coupling mellem traces og farvekoder layoutet, så du hurtigt finder de steder, hvor elementer kobler kraftigt til hinanden.

Billedet viser beregnet kobling mellem baner i et DDR4-interface. Farvekodningen hjælper med at optimere designet ved at adskille baner med høj kobling. Det røde område viser øget kobling forårsaget af problemer med referencelaget, som påvirker både impedans og kobling.

Return paths

Strøm løber kun i et lukket kredsløb. I et moderne design er det let at følge signalet fra sender til modtager – men der skal også løbe en strøm tilbage. Ideelt set designer du en return path gennem planer og vias, der er lige så god som vejen frem. Problemet er, at den er usynlig i layoutet og derfor svær at kontrollere. Mangler der styr på den, viser det sig som reflektioner og øget crosstalk.

Typiske årsager til fejl i return paths

• En trace routes over en diskontinuitet i referencelaget – typisk når flere power rails deler samme lag.
• Manglende return via ved lagskift. Når et signal skifter lag, bør der sidde en via til referencenettet i nærheden, så returstrømmen kan følge med.
• Overlappende antipads fra vias og komponentben, der skærer huller i referenceplanet.

Sådan optimerer du dit design

• Justér planer og traces, så referenceplanerne forbliver intakte.
• Tilføj return vias ved lagskift. I kritiske tilfælde kan det betale sig at simulere sig frem til den bedste kombination af signal- og return vias.

Med return path-analyse i Sigrity X Aurora får du en rapport over de forbindelser, hvor return path er kompromitteret. Så kan review-tiden bruges dér, hvor problemerne er, i stedet for at hele layoutet skal gennemgås manuelt.

Decoupling capacitors

Langt de fleste kredsløb har brug for decoupling capacitors for at begrænse AC-ripple på forsyningerne og reducere EMI. Fælles for alle typer er, at deres effekt i frekvens er begrænset af induktans. Den induktans bestemmes af fysisk størrelse, intern opbygning, tilslutning og stackup.

Typiske problemer med forsyningsnet og decoupling

• Monteringsinduktansen begrænser effekten, så der skal flere kondensatorer til for at opnå samme resultat.
• Lange, tynde traces mellem kondensator og forsyningsplan øger induktansen.
• En kondensator, der skal forbindes til planer på modsatte side af PCB’et, får højere induktans.
• Fysisk store kondensatorer har højere induktans end små.

Sådan optimerer du dit design

• Beregn, hvor mange decoupling capacitors der skal til for et stabilt PDN – og hvor de skal sidde. Sigrity X OptimizePI kan optimere antal og værdier ud fra jeres target impedance.
• Design stackup’en, så monteringsinduktansen bliver så lav som muligt.
• Placér kondensatorerne tæt på belastningen, og forbind dem til forsyningsplanerne med så korte og brede forbindelser som muligt.

I Sigrity X Aurora kan du ekstrahere loop inductance for alle decoupling capacitors og se på layoutet, hvilke der har en uhensigtsmæssig tilslutning.

Fang SI/PI-problemerne, mens de er billige

Problemer med signal integrity og power integrity er nemmest – og billigst – at løse før og under layoutfasen. Grundig planlægning af stackup, regler og forsyningsnet fjerner mange fejl på forhånd. Men i praksis er tidspres ofte det, der står i vejen for den ideelle arbejdsgang.

Derfor giver det mening at have analysen tæt på layoutet. Med in-design analyse i OrCAD X og Allegro X og de dybere analyser i Sigrity X kan designeren selv holde øje med faldgruberne løbende – uden at vente på en specialist eller en prototype. Det er samme logik, som vi beskriver i PCB-simuleringsworkflow: Hvorfor timing er afgørende.

Vil du gennemgå et konkret design med en af vores SI/PI-specialister, så er du meget velkommen til at kontakte os.