PCIe Design Guide, del 1: Layout, stackup og kanaldesign

Et PCIe-link, der falder tilbage til en lavere generation, melder ikke fejl. Det virker bare langsommere.

Boardet booter, enheden bliver fundet, alt ser rigtigt ud. At linket kører på Gen 3, hvor det skulle have kørt på Gen 5, står ikke i nogen logfil, nogen ser på. Det står i et gennemløbstal, ingen måler, før en kunde spørger, hvorfor systemet er langsommere end lovet.

Årsagen ligger næsten altid i kanalen. En via med en stub, der ikke blev backdrillet. En stackup, der blev låst, før nogen havde regnet på tabsbudgettet. Et materialevalg, der var rigeligt til Gen 4 og ikke er det til Gen 6. Fælles for dem er, at beslutningen blev truffet tidligt, og at den ikke kan rettes uden en ny board-revision.

Del 1 af denne guide dækker netop de beslutninger. Den er skrevet som 27 spørgsmål med konkrete svar — ikke som en lærebog, men som det opslagsværk, man har brug for, mens layoutet står åbent.

Hvad du lærer

Del 1 er delt i tre områder:

• Routing og stackup — hvordan vias påvirker signalet, hvad pad- og antipad-geometri betyder, breakout-routing under BGA'er, længdeberegning af baner, placering af AC-koblingskondensatorer, reference-plan-syning og hvilke designregler der gælder for en 8-lags stackup til Gen 6
• Tab og materialer — hvad insertion loss består af, hvilke PCB-materialer der holder til Gen 4, Gen 5 og Gen 6, hvordan kobberruhed påvirker tabet ved de højeste hastigheder, og hvordan overgange mellem FR4 og low-loss-materialer håndteres
• Equalization og kanalmodellering — hvordan modtager-equalization fungerer, forskellen på CTLE og DFE, hvad der ændrer sig i Gen 6, hvornår du skal vælge en redriver frem for en retimer, hvor de skal placeres, og hvordan Channel Operating Margin beregnes og fortolkes

Hvem bør læse den

Del 1 er skrevet til PCB-designere og hardware-ingeniører, der skal route PCIe — eller som skal fastlægge stackup og materialevalg til et board, hvor PCIe indgår.

Den er også relevant, hvis du har et design, der virker, men ikke når den hastighed, det burde. Så er de fleste svar at finde i det, guiden gennemgår.

Hvorfor downloade den

Fordi de beslutninger, guiden dækker, er dem, der ikke kan rettes bagefter. Et materialevalg eller en stackup ændres ikke uden en ny revision, og ved Gen 5 og Gen 6 er marginen så lille, at et par tiendedele dB kan afgøre, om linket træner op.

Q&A-formen gør, at du kan gå direkte til det spørgsmål, du står med. Har du brug for at vende noget konkret, sidder vores specialister klar på telefon og chat i dagtimerne — også hvis du ikke er kunde hos os endnu.

Del 2 af guiden dækker simulering, signal integrity og compliance. Den kan hentes hver for sig.

FAQ

Hvad koster guiden? Ingenting. Du udfylder formularen, og vi sender den direkte til din indbakke. Del 2 hentes separat.

Hvilke PCIe-generationer dækker den? Gen 4 (16 GT/s), Gen 5 (32 GT/s) og Gen 6 (64 GT/s med PAM4).

Hvordan påvirker vias et PCIe-signal? En via er en impedansdiskontinuitet, og den ubrugte del af hullet — stubben — virker som en resonator, der kan lægge sig oven i signalets båndbredde. Ved Gen 4 og opefter bliver både geometri, antipad-udformning og backdrilling derfor designparametre frem for detaljer. Guiden gennemgår, hvordan de fastlægges.

Hvilket PCB-materiale skal jeg vælge til Gen 5 og Gen 6? Det afhænger af kanalens længde og det samlede tabsbudget. Guiden gennemgår materialeklasserne mod hver generation og forklarer, hvordan kobberruhed bidrager til insertion loss ved de højeste hastigheder — et bidrag, der ofte overses, når materialet vælges på databladets Df-værdi alene.

Hvad er forskellen på en redriver og en retimer? En redriver forstærker og formgiver signalet analogt uden at forstå protokollen. En retimer genskaber det digitalt og deltager i link training. Valget mellem dem afhænger af kanalens tabsbudget og af, hvad systemet skal kunne under opstart. Guiden gennemgår begge dele samt placering.